构建高速SoC:基于FPGA的复杂片上系统设计、开发和调试电子书

前折页

书名页

版权

译者序

前言

本书贡献者

第一部分 高速SoC和FPGA设计基础及主要特点

第1章 FPGA器件和SoC介绍

1.1 Xilinx FPGA器件概述

1.1.1 历史概述

1.1.2 FPGA器件及其对垂直市场的渗透

1.1.3 Xilinx FPGA器件系列概述

1.1.4 Xilinx FPGA器件特性概述

1.2 Xilinx SoC概述及其历史

1.3 Xilinx Zynq-7000 SoC系列硬件特性

1.3.1 Zynq-7000 SoC APU

1.3.2 Zynq-7000 SoC存储控制器

1.3.3 Zynq-7000 I/O外设块

1.3.4 Zynq-7000 SoC互连

1.4 Xilinx Zynq UltraScale+MPSoC系列概述

1.4.1 Zynq UltraScale+MPSoC APU

1.4.2 Zynq UltraScale+MPSoC RPU

1.4.3 Zynq UltraScale+MPSoC GPU

1.4.4 Zynq UltraScale+MPSoC VCU

1.4.5 Zynq UltraScale+MPSoC PMU

1.4.6 Zynq UltraScale+MPSoC DMA通道

1.4.7 Zynq UltraScale+MPSoC存储器接口

1.4.8 Zynq-UltraScale+MPSoC I/O

1.4.9 Zynq UltraScale+MPSoC IOP块

1.4.10 Zynq-UltraScale+MPSoC互连

1.5 ASIC技术中的SoC

1.6 本章小结

1.7 问题

第2章 FPGA器件和SoC设计工具

2.1 技术要求

2.2 FPGA硬件设计流程和工具概述

2.2.1 FPGA硬件设计流程

2.2.2 FPGA硬件设计工具

2.3 FPGA SoC硬件设计工具

2.4 FPGA和SoC硬件验证流程及相关工具

2.5 FPGA SoC软件设计流程及相关工具

2.5.1 Vitis IDE嵌入式软件设计流程概述

2.5.2 Vitis IDE嵌入式软件设计术语

2.5.3 Vitis IDE嵌入式软件设计步骤

2.6 本章小结

2.7 问题

第3章 基本和高级片上总线和互连

3.1 片上总线和互连概述

3.1.1 片上总线概述

3.1.2 片上互连

3.2 ARM AMBA互连协议套件

3.2.1 ARM AMBA标准历史概述

3.2.2 APB总线协议概述

3.2.3 AXI总线协议概述

3.2.4 AXI流总线协议概述

3.2.5 ACE总线协议概述

3.3 OCP互连协议

3.3.1 OCP协议概述

3.3.2 OCP总线特性

3.3.3 OCP总线接口信号

3.3.4 OCP总线支持的事务

3.4 DMA引擎和数据移动

3.4.1 IP集成DMA引擎概述

3.4.2 IP集成DMA引擎的拓扑结构和操作

3.4.3 中央DMA引擎概述

3.4.4 中央DMA引擎的拓扑结构和操作

3.5 数据共享和一致性方面的挑战

3.5.1 数据访问原子性

3.5.2 高速缓存一致性概述

3.6 本章小结

3.7 问题

第4章 使用总线和互连器连接高速器件

4.1 传统片外互连概述

4.1.1 SPI概述

4.1.2 Zynq-7000 SoC SPI控制器概述

4.1.3 I2C概述

4.1.4 Zynq-7000 SoC I2C控制器概述

4.2 PCIe互连简介

4.2.1 PCIe互连的历史回顾

4.2.2 PCIe互连系统拓扑

4.2.3 PCIe协议层

4.2.4 PCIe控制器示例

4.2.5 使用DMA的PCIe子系统数据交换协议示例

4.2.6 PCIe系统性能注意事项

4.3 以太网互连

4.3.1 以太网速度的历史发展

4.3.2 以太网协议概述

4.3.3 Zynq-7000 SoC的以太网接口概述

4.4 Gen-Z协议简介

4.4.1 Gen-Z协议架构特征

4.4.2 SoC设计与Gen-Z结构

4.5 CCIX协议与片外数据一致性

4.6 本章小结

4.7 问题

第5章 基本和高级SoC接口

5.1 按功能定义接口

5.1.1 SoC接口特性

5.1.2 SoC接口量化考虑

5.2 处理器缓存基础知识

5.3 处理器MMU基础

5.4 存储器和存储接口拓扑

5.4.1 DDR存储器控制器

5.4.2 静态存储器控制器

5.4.3 片上存储器控制器

5.5 本章小结

5.6 问题

第二部分 FPGA中的高速SoC设计与实现

第6章 高速SoC设计的主要内容

6.1 SoC架构探索阶段

6.1.1 SoC PS处理器块特性

6.1.2 存储器和存储接口

6.1.3 通信接口

6.1.4 PS块专用硬件功能

6.1.5 FPGA SoC器件通用特性

6.2 SoC软硬件划分

6.3 软硬件接口和通信

6.4 半软算法简介

6.4.1 半软算法在基于Zynq的SoC中的应用

6.4.2 使用系统级替代解决方案

6.4.3 OpenCL简介

6.4.4 探索FPGA部分重新配置作为替代方法

6.5 早期SoC架构建模与黄金模型

6.5.1 基于Accellera SystemC和TLM2.0的系统建模

6.5.2 基于Synopsys Platform Architect的系统建模

6.5.3 基于gem5框架的系统建模

6.5.4 基于QEMU框架和SystemC/TLM2.0的系统建模

6.6 本章小结

6.7 问题

第7章 FPGA SoC硬件设计与验证流程

7.1 技术要求

7.2 在Linux VM上安装Vivado工具

7.2.1 安装Oracle VirtualBox和Ubuntu Linux VM

7.2.2 在Ubuntu Linux VM上安装Vivado

7.3 开发SoC硬件微架构

7.4 FPGA SoC硬件子系统的设计捕获

7.4.1 为ETS SoC创建Vivado项目

7.4.2 为ETS SoC配置PS块

7.4.3 在ETS SoC的PL块中添加和配置所需的IP

7.5 了解设计约束和PPA

7.5.1 什么是PPA

7.5.2 综合工具参数对PPA的影响

7.5.3 设定ETS SoC设计的综合选项

7.5.4 实现工具参数对PPA的影响

7.5.5 设定ETS SoC设计的实现选项

7.5.6 设定ETS SoC设计的实现约束

7.5.7 在FPGA顶层设计中集成SoC硬件子系统

7.6 用RTL仿真验证FPGA SoC设计

7.6.1 自定义ETS SoC设计验证测试平台

7.6.2 基于测试平台的ETS SoC设计的硬件验证

7.7 实现FPGA SoC设计及生成FPGA硬件映像

7.7.1 ETS SoC设计与实现

7.7.2 ETS SoC设计FPGA比特流生成

7.8 本章小结

7.9 问题

第8章 FPGA SoC软件设计流程

8.1 技术要求

8.2 SoC软件设计流程的主要步骤

8.2.1 在Vivado IDE中生成ETS SoC XSA存档文件

8.2.2 在Vitis IDE中设置ETS SoC软件项目

8.2.3 在Vitis IDE中设置ETS SoC MicroBlaze软件项目

8.2.4 在Vitis IDE中设置ETS SoC PS Cortex-A9软件项目

8.3 设置软件项目的BSP、引导软件、驱动程序和库

8.3.1 设置ETS SoC MicroBlaze PP应用程序项目的BSP

8.3.2 设置ETS SoC Cortex-A9 core0应用程序项目的BSP

8.3.3 设置ETS SoC引导应用程序项目的BSP

8.4 定义ETS SoC处理器的分布式软件微架构

8.4.1 ETS SoC硬件微架构简析

8.4.2 ETS SoC Cortex-A9和MicroBlaze IPC数据交换机制综述

8.4.3 ETMP概述

8.4.4 ETS SoC系统地址映射

8.4.5 以太网MAC及其DMA引擎软件控制机制

8.4.6 AXI INTC软件控制机制

8.4.7 定量分析与系统性能评估

8.4.8 ETS SoC Cortex-A9软件微架构

8.4.9 ETS SoC MicroBlaze PP软件微架构

8.5 构建用户软件应用程序以初始化和测试SoC硬件

8.5.1 为ETS SoC项目指定链接器脚本

8.5.2 为Cortex-A9设置编译器选项并构建可执行文件

8.6 本章小结

8.7 问题

第9章 SoC设计的软硬件集成

9.1 技术要求

9.2 连接到FPGA SoC板并配置FPGA

9.3 嵌入式软件运行仿真平台

9.4 在ETS SoC项目的Vitis IDE中使用QEMU

9.5 利用仿真平台调试SoC测试软件

9.6 使用Vitis IDE进行嵌入式软件分析

9.7 本章小结

9.8 问题

第三部分 先进高速FPGA SoC的实现与集成

第10章 用FPGA构建复杂SoC硬件

10.1 技术要求

10.2 利用Vivado IDE构建复杂的SoC子系统

10.3 系统性能分析与系统定量研究

10.4 解决系统一致性问题并使用Cortex-A9 ACP端口

10.4.1 Zynq-7000 SoC FPGA中Cortex-A9 CPU的ACP概述

10.4.2 在ETS SoC设计中使用ACP接口的意义

10.5 本章小结

10.6 问题

第11章 基于FPGA的SoC安全性问题的解决之道

11.1 FPGA SoC硬件安全特性

11.2 ARM CPU及其硬件安全范式

11.3 软件安全性及其集成硬件可用特性的方式

11.4 构建基于FPGA的安全SoC

11.5 本章小结

11.6 问题

第12章 用嵌入式操作系统流程构建复杂软件

12.1 技术要求

12.2 基于Xilinx FPGA的SoC嵌入式操作系统软件设计流程

12.3 为FreeRTOS自定义和生成BSP与bootloader

12.4 构建用户应用程序并在目标操作系统上运行

12.5 本章小结

12.6 问题

第13章 FPGA和SoC中的视频、图像和DSP处理原理

13.1 基于FPGA的DSP技术

13.1.1 Zynq-7000 SoC FPGA Cortex-A9处理器集群的DSP功能

13.1.2 Zynq-7000 SoC FPGA的逻辑资源及DSP改进

13.1.3 Zynq-7000 SoC FPGA的DSP切片

13.2 SoC中的DSP与硬件加速机制

13.3 FPGA器件和SoC中视频与图像处理的实现

13.3.1 Xilinx AXI视频DMA引擎

13.3.2 视频处理系统通用架构

13.3.3 基于SoC的FPGA在视频边缘检测中的应用

13.3.4 基于SoC的FPGA在机器视觉中的应用

13.4 本章小结

13.5 问题

第14章 FPGA和SoC中通信与控制系统的实现

14.1 通信协议层

14.1.1 OSI模型分层概述

14.1.2 通信协议拓扑

14.1.3 通信协议示例及OSI模型映射

14.2 基于FPGA的SoC的通信协议层的映射

14.3 控制系统概述

14.4 基于FPGA的SoC的控制系统硬件和软件映射

14.5 本章小结

14.6 问题

后折页